導語：
在當今半導體(ti)行業快速演進的背景下(xia)，指令(ling)集架構（ISA）已(yi)成為芯(xin)片(pian)設計(ji)的核(he)心樞紐。ARM、x86 等(deng)(deng)傳(chuan)統閉源架構長期占據主導地(di)位，但隨著物聯(lian)網、人(ren)工智能、汽車電(dian)子等(deng)(deng)新(xin)興領域對芯(xin)片(pian)定制化、功耗(hao)效率和安全可(ke)控(kong)性的需求不(bu)斷(duan)攀升，“開源”與“可(ke)裁剪”成為新(xin)賽(sai)道的關鍵(jian)。
RISC?V，作為首個真正意義上的開源指令(ling)集(ji)架(jia)構(gou)，憑借(jie)其零許可費、模(mo)塊化設計和高度可擴(kuo)展性，迅速(su)在業界(jie)(jie)與學(xue)術界(jie)(jie)引發熱議，并(bing)正走向從實(shi)驗室到大規(gui)模(mo)量(liang)產的應(ying)用落地。
今天帶(dai)大(da)家一起(qi)來了解(jie)RISC-V，解(jie)開為(wei)什(shen)么他將成為(wei)我(wo)們(men)國(guo)產芯片(pian)崛起(qi)的關(guan)鍵(jian)。
01
RISC?V 指(zhi)令(ling)集近期“爆(bao)火”的原因與優勢
有關注AISC的朋友們可能都會發現，越來越多的半導體企業都開始推出了RISC-V架構。例如最早，Western Digital于2018年宣布開源其SweRV Core?處理器內核，以加速邊緣到核心的定制化架構開發；阿里巴巴平頭哥（Pingtouge）在2019年推出首款多核64位XuanTie910處理(li)器，面向AI、5G、loT和自動(dong)駕駛等(deng)高性(xing)能場景(jing)；近期，平(ping)頭哥又在2025年發(fa)布了面向服務器級(ji)的(de)C930高性(xing)能RISC-V芯片。
在(zai)這(zhe)一波接(jie)一波的重(zhong)要(yao)落地與(yu)量產消息背后，RISC-V能迅速獲得行業關(guan)注(zhu)，歸(gui)功于其多(duo)重(zhong)技術與(yu)商業優(you)勢：
1.零許可費與開放許可
RISC?V 遵循 BSD 風格(ge)開源協議，自身(shen)不收取(qu)任(ren)何授權費，任(ren)何企業或個(ge)人(ren)都可免費使用、修改(gai)和(he)再分發，有效降(jiang)低前期(qi)成(cheng)本和(he)法律合(he)規障礙。
2.模(mo)塊化(hua)、可裁剪(jian)的指(zhi)令集(ji)
從基礎的(de)(de) RV32I/RV64I，到 M（乘除(chu)）、A（原子）、F/D（浮點(dian)）、C（壓(ya)縮）、V（矢量(liang)）等標(biao)準擴(kuo)展，再到完(wan)全自定義的(de)(de)私有指令，設計者可根據性(xing)能、功耗(hao)、面積等需求(qiu)靈(ling)活拉取或剔(ti)除(chu)特性(xing)，避(bi)免不必要的(de)(de)資源(yuan)浪費。
3.高度可(ke)定制的私有(you)擴展
廠商(shang)可在標準(zhun) ISA 之外定義面向 AI 加速、加密計算或信號(hao)處理的(de)專(zhuan)用(yong)指令，以硬(ying)件(jian)級方(fang)式(shi)極大提升特定算法(fa)的(de)執行效率與安全(quan)性(xing)。
4.豐富且(qie)日(ri)益完(wan)善的(de)開源生(sheng)態
主流編譯器（GCC、LLVM）、仿(fang)真器（Spike、QEMU）、調試(shi)器（GDB）已全面支(zhi)持 RISC?V；Linux、Zephyr、FreeRTOS 等(deng)操(cao)作系統和各種中(zhong)間(jian)件也在快速適配(pei)，形成從(cong) IP 到軟件工具鏈的完(wan)整產(chan)業生態。
5.供應鏈多樣化與安全可控
在(zai)地緣政治與產業鏈風險日益凸顯(xian)的背景下，RISC?V 為(wei)政府和(he)企業提供了擺脫對單(dan)一 ISA 廠商依賴的可能，特(te)別(bie)是(shi)在(zai)中(zhong)國市(shi)場(chang)，“自主可控”成(cheng)為(wei)推動力(li)之一。
正是這(zhe)些(xie)技術與商業層面(mian)的(de)優勢，使得從大型(xing)存儲廠商到互聯(lian)網巨(ju)頭，再(zai)到新創(chuang) IP 提供商，都競相推(tui)出(chu)基于 RISC?V 的(de)解(jie)決方案，共同推(tui)動這(zhe)一開源指令集(ji)架構走(zou)向(xiang)更廣(guang)闊的(de)應用舞臺。
指令(ling)集對比
由于(yu)我們的很多(duo)粉(fen)絲并非做(zuo)CPU/GPU出身，所(suo)以關于(yu)指令(ling)集這邊有必(bi)要做(zuo)個詳細的說明(ming)：
什(shen)么是(shi)“指令集”？
想(xiang)象一下，處理器就像一位工(gong)廠車間的(de)工(gong)人，而“指(zhi)令”則(ze)是下達給(gei)工(gong)人的(de)操作命(ming)令。比如(ru)“把貨物從這里(li)(li)搬(ban)到那里(li)(li)”、“把兩(liang)個數字相加”或(huo)者(zhe)“檢查這個零件是否合格”。不同的(de)指(zhi)令集，就是工(gong)人能(neng)聽懂的(de)一整(zheng)套命(ming)令。
·有的指令很基礎，就(jiu)像“加”、“減”、“取貨(huo)”、“放貨(huo)”；
·有的指令更高級，就像“快速分揀一(yi)批(pi)貨物”或“批(pi)量加密”；
·“擴(kuo)展(zhan)”就好比給工人配備(bei)了新工具，讓他能(neng)完(wan)成更多高(gao)級任務；
·壓縮指令”則相當(dang)于用(yong)更簡短的(de)話告訴他(ta)相同的(de)動作，節(jie)省溝通(tong)時間(jian)和倉庫空間(jian)。
可以說(shuo)，指(zhi)令(ling)集是軟件和硬件之(zhi)間的接口，簡(jian)單來說(shuo)指令集(ji)就是軟件(jian)與硬件(jian)之間溝通的"翻譯(yi)官"，是芯(xin)片產業中(zhong)不可或缺的基礎部分。
使用(yong)不(bu)同(tong)的指令集，代表著(zhu)不(bu)同(tong)的CPU。目前市面上的(de)CPU分類主要分有(you)兩大陣營，一(yi)個是(shi)Intel、AMD為首的(de)復雜(za)指(zhi)令(ling)(ling)集（CISC）CPU，另一(yi)個是(shi)以IBM、ARM、RISC-V為首的(de)精簡指(zhi)令(ling)(ling)集（RISC）CPU。
不同的指令集決定著CPU的處理方式。從指令集角度來看，CPU的效率主要通過兩種思路來提升：要不通過降低每個程序所需的指令數來提升效率，要不通過降低每條指令所需的時間周期數來提升效率。
CISC更偏重(zhong)前者(zhe)，而RISC更側重(zhong)后(hou)者(zhe)。目前來看(kan)，CISC指令集較為復雜，提(ti)供了(le)豐富(fu)的(de)指令，能(neng)夠(gou)減少程序員的(de)編程工(gong)作量。
然而(er)，隨著計算機科學的(de)發(fa)展，人們發(fa)現這種復雜性會導致處理器的(de)性能(neng)(neng)和(he)能(neng)(neng)效下降。因此(ci)，RISC應運而(er)生，它采用了一種更(geng)(geng)簡單、更(geng)(geng)高(gao)效的(de)設計理念(nian)，通過優化指(zhi)令集(ji)，提(ti)高(gao)處理器的(de)性能(neng)(neng)和(he)能(neng)(neng)效，成為21世(shi)紀以(yi)來所有新(xin)興領域的(de)絕對(dui)主流。
當前，指令集(ji)通常可(ke)以(yi)分為以(yi)下幾種：
RISC?V 架構介紹
RISC-V的指令集架構（ISA）由以下幾方面組成：
·RV32I: 32位(wei)基礎整數(shu)指令集(ji)，包含約(yue)40條(tiao)指令，操作32個32位(wei)整數(shu)寄存器 (x0-x31，其(qi)中x0恒為(wei)0)。
·RV64I: 64位基礎整數指令(ling)集，操作32個64位整數寄存器。
·RV128I: 128位(wei)基礎整數指令集(ji)（目前仍(reng)在開發和標(biao)準化中）。
·還有一個嵌(qian)入式版本 RV32E，它只(zhi)有16個整數寄存器(qi)，適用于資源(yuan)非常受限的(de)微控制(zhi)器(qi)。
·M: 整數乘法和除法指令。
·A: 原子(zi)操作指令，用于多核同步(bu)。
·F: 單精度浮點(dian)指令。
·D: 雙精度浮(fu)點指令。
·Q: 四精度浮點指令。
·C: 壓縮指(zhi)令擴(kuo)展。允許(xu)將常用(yong)的(de)(de)32位指(zhi)令壓縮為16位指(zhi)令，從(cong)而(er)減小代碼(ma)密度，提高(gao)緩存(cun)效率，尤其適用(yong)于內存(cun)受限的(de)(de)嵌入(ru)式系(xi)統。
·B: 位操作擴展。
·V: 向量處(chu)理擴展，用于高(gao)性能計(ji)算和數據(ju)并行處(chu)理。
·P: Packed SIMD (單指令多(duo)數據(ju)流) 擴展。
·H: Hypervisor 擴展，用于支持(chi)虛擬化(hua)。
·還有更(geng)多針對特定(ding)功能的擴(kuo)展(zhan)正在不斷開發和標準化。
一個典型的 RISC-V 處(chu)理(li)器命名會反(fan)映它所支持的指(zhi)(zhi)令(ling)集(ji)，例如 RV64IMAFDC 表示該處(chu)理(li)器支持64位基(ji)礎整數(shu)指(zhi)(zhi)令(ling)集(ji)、整數(shu)乘除法、原子(zi)操作(zuo)、單精度(du)(du)浮(fu)點、雙(shuang)精度(du)(du)浮(fu)點和壓縮(suo)指(zhi)(zhi)令(ling)。
·User Mode (U-mode): 用戶應用程序運行(xing)的模式。
·Supervisor Mode (S-mode): 操作(zuo)系統內核運行的模式(shi)。
·Machine Mode (M-mode): 最(zui)高特權級別，通(tong)常用于引導加(jia)載程序 (bootloader) 和底層固件。這是(shi)所有 RISC-V 硬件平臺必須實現的模式。
·Hypervisor Mode (H-mode): 用于支(zhi)持虛擬(ni)機(ji)監視器 (VMM) 或 Hypervisor。
·指令編碼格式：所有標(biao)準指令都基于32位對齊，主要有六種(zhong)格式：
·微架構實現多樣性：盡管ISA一致，具(ju)體(ti)微架構(gou)設計可高度定制。
·經典五級流水：IF → ID → EX → MEM → WB，適合入(ru)門與中端核。
·超標量＋亂序：重命名寄存器(qi)、亂序發射／提(ti)交，提(ti)高(gao) IPC，面向高(gao)性能核。
04
RISC?V 的應用與發展趨勢(shi)
精簡(jian)指令(ling)集的RISC-V和ARM都有很(hen)好的低功耗(hao)特點，適用于嵌(qian)入式系(xi)統、物聯網設備、移動設備等低能(neng)耗(hao)場景。X86則(ze)比較(jiao)高(gao)功耗(hao)，適合用于高(gao)性能(neng)計(ji)算、云計(ji)算、大數(shu)據(ju)分析等高(gao)能(neng)耗(hao)場景。
汽車電子與 ADAS
AI 與高性能計算
數據中心與服務器
生態與標準化
未來展望
從最初的學術實驗打(da)如今(jin)百花齊放的產業布局(ju)，RISC-V正以(yi)其獨有(you)(you)的開(kai)源(yuan)精神與技術優(you)勢，重塑(su)全球芯片生態的競爭格局(ju)。未來，隨(sui)著更(geng)多企業與開(kai)源(yuan)社區(qu)的深度協作，RISC-V有(you)(you)望在更(geng)多垂直領域和高端(duan)市場贏得一席之地。